隨著市場(chǎng)對(duì)功能豐富的手機(jī)需求越來越強(qiáng)勁，具有特殊應(yīng)用性能的模擬開關(guān)得到了最終設(shè)計(jì)的持續(xù)青睞。此舉不僅能降低材料成本(BOM)，還有助于提升設(shè)計(jì)性能并滿足對(duì)產(chǎn)品上市時(shí)間的要求。本文將通過若干實(shí)際用例指導(dǎo)系統(tǒng)設(shè)計(jì)人員如何降低沖擊噪聲(pop noise)、檢測(cè)充電器及改進(jìn)眼圖張度。

由浪涌電流引發(fā)的沖擊噪聲仍是設(shè)計(jì)人員所面臨的艱巨挑戰(zhàn)，特別是當(dāng)最終用戶啟動(dòng)音樂和通話功能之間的切換時(shí)。只要最終用戶開啟了音樂功能，這種惱人的噪音就會(huì)給人帶來不愉快的體驗(yàn)。如圖1所示，在音頻放大器工作時(shí)，通過交流耦合電容器的電源開/關(guān)浪涌電流是產(chǎn)生沖擊噪聲的元兇，此時(shí)的音頻共模電壓會(huì)急劇升高。

目前市場(chǎng)上已有多種解決方案。其中之一是增加額外的放大器使音頻輸出具有“0V”偏置，從而最小化緊鄰耳機(jī)之前的交流耦合電容器的大小。因?yàn)榇蠖鄶?shù)耳機(jī)放大器被整合進(jìn)了基帶處理器或電源管理單元(PMU)，因此增加這種放大器不僅增加了材料成本，還加大了功耗。

圖1顯示了另一種方法，這種方法在音頻信號(hào)通路中增加了一個(gè)獨(dú)立充電通路，從而允許交流耦合電容器在被切換至耳機(jī)或主通路前被完全充電。這可借助基帶處理器的通用I/O進(jìn)行控制，讓音頻放大器和開關(guān)先上電，主信道開關(guān)此時(shí)處于關(guān)閉狀態(tài)。音頻輸出的共模電壓將開始從0升至VCC/2.一段時(shí)間后(以10ms為參考)，耦合電容器兩端被充電至等電位，這時(shí)再開啟主信道就完全不會(huì)有浪涌電流了，因?yàn)榇藭r(shí)電容器兩極之間的壓差為0V.

這種開關(guān)很適合單個(gè)USB連接器(D+/D-引腳)被耳機(jī)和USB數(shù)據(jù)線共享的手機(jī)和MP3/MP4播放機(jī)采用。低的總諧波失真(THD)對(duì)音頻聲道來說非常重要。另外，由于開關(guān)被安放在交流耦合電容器之后，因此必須處理低THD下很大的反向信號(hào)擺幅。這種開關(guān)的超低關(guān)斷電容允許高速USB信號(hào)借助該器件進(jìn)行“線或”連接。而較低的寄生電容也是高速USB 2.0標(biāo)準(zhǔn)的一致性測(cè)試的關(guān)鍵。

隨著目前的市場(chǎng)趨勢(shì)向單一USB充電器/數(shù)據(jù)端口的轉(zhuǎn)變，特殊應(yīng)用USB開關(guān)已經(jīng)成為帶充電器檢測(cè)功能的手機(jī)設(shè)計(jì)中的一種常規(guī)配置。圖2是這種開關(guān)應(yīng)用的一個(gè)范例。

基于兩個(gè)主要原因，這種設(shè)計(jì)中需要使用低導(dǎo)通電容的開關(guān)。首先，由于基帶處理器和高速USB控制器輸出共享連接器側(cè)的相同D+/D-引腳，因此當(dāng)手機(jī)進(jìn)入高速USB 2.0模式(諸如音樂下載或閃存功能)時(shí)，必須降低基帶USB1.1/2.0全速控制器的輸出電容。D+/D-線上的任何額外電容都會(huì)損害高速USB信號(hào)的眼開度。其次，在高速USB模式時(shí)，D+/D-線上懸接的額外走線必須截除以有效避免480Mbps USB信號(hào)快速的上升/下降沿引起的信號(hào)反射。

由于單個(gè)USB端口要同時(shí)給充電器和數(shù)據(jù)功能使用，因此在目前的設(shè)計(jì)中充電器檢測(cè)功能已經(jīng)非常普及。傳統(tǒng)方案是把D+/D-線饋至內(nèi)部A/D轉(zhuǎn)換器以確定D+/D-線是否短路。如前所述，該方案的主要局限是基帶處理器GPIO端口的高輸入電容將在數(shù)據(jù)線上增加額外的容抗，這種新增加的容抗將對(duì)高數(shù)據(jù)速率下信號(hào)的有效觸發(fā)產(chǎn)生極為不利的影響，而該指標(biāo)是USB 2.0一致性測(cè)試的一部分(例如USB 2.0信號(hào)的480 Mbps)。當(dāng)然，這種方法的另外一個(gè)缺點(diǎn)是還占用了系統(tǒng)A/D轉(zhuǎn)換器的資源。

在這些應(yīng)用中，為實(shí)現(xiàn)充電器檢測(cè)和全速USB控制器輸出電容的隔離，需要帶超低內(nèi)部電容檢測(cè)電路的USB開關(guān)。同時(shí)，用來決定選擇哪條USB通道作為輸出的USB通道選擇腳(圖2中的S腳)必須能識(shí)別1.8 V和3 V邏輯輸入(注意：在基帶處理器GPIO輸出中1.8 V和3 V都相當(dāng)常用)。

傳統(tǒng)的開關(guān)選擇腳可以接受高達(dá)2.0 V (TTL邏輯)的輸入“高”(Vih)電平，當(dāng)開關(guān)電源(VCC)直接取自電池時(shí)，該電平可導(dǎo)致嚴(yán)重的漏電流。借助能識(shí)別1.8 V輸入邏輯電平的能力，還可以省去外接電平轉(zhuǎn)換器件，從而允許設(shè)計(jì)人員進(jìn)一步降低材料成本。例如，飛兆的FSUSB45等IC就具有超低導(dǎo)通電容(7pF)和小尺寸(1.4×1.8 mm)以及充電器檢測(cè)功能和1.8 V控制邏輯識(shí)別等特性，能夠很好地滿足USB數(shù)據(jù)通路開關(guān)設(shè)計(jì)的需要。