FPGA在先進(jìn)工藝路上的狂飚猛進(jìn)帶來(lái)了如影隨形的挑戰(zhàn)：一方面，進(jìn)入20nm和14nm階段后，不光是FPGA復(fù)雜度提升，對(duì)其外圍的電源管理等芯片也提出了“與時(shí)俱進(jìn)”的要求。另一方面，隨著SoC FPGA和3D IC技術(shù)的發(fā)展，F(xiàn)PGA不斷在加速取代ASSP和ASIC，但這還需要更多的突破，其中最大的障礙就是互聯(lián)問(wèn)題，需在縱向架構(gòu)上“守正出奇”。此外，隨著FPGA系統(tǒng)復(fù)雜度的提升，競(jìng)爭(zhēng)已不僅僅是產(chǎn)品性能的較量，還在于如何幫助客戶簡(jiǎn)化設(shè)計(jì)、加快上市等，這就要求在整合度和設(shè)計(jì)工具上突破。應(yīng)對(duì)這些挑戰(zhàn)最近FPGA兩大巨頭均采取了“殊途同歸”的路數(shù)。

跨界收購(gòu)提速橫向整合

FPGA已成為復(fù)雜的數(shù)字處理器，為其提供電流非常具有挑戰(zhàn)性，并且未來(lái)14nm的FPGA對(duì)電源精度的要求更高。

繼宣布收購(gòu)Enpirion半年后，Altera于近日推出二者聯(lián)姻的首款產(chǎn)品，推出了結(jié)合CycloneV SoC FPGA和Enpirion PowerSoC電源產(chǎn)品的參考設(shè)計(jì)。Altera電源業(yè)務(wù)部市場(chǎng)總監(jiān)Mark Davidson表示，F(xiàn)PGA已成為復(fù)雜的數(shù)字處理器，其中還包含高性能的模擬器件，為其提供電流非常具有挑戰(zhàn)性。未來(lái)14nm的FPGA對(duì)電源精度的要求更高，如果電壓范圍超過(guò)了規(guī)范的要求，或有可能使FPGA失效，甚至燒壞。而且從事FPGA開(kāi)發(fā)的工程師一般都比較擅長(zhǎng)數(shù)字電路方面的設(shè)計(jì)開(kāi)發(fā)，而對(duì)模擬電源方面的專業(yè)知識(shí)可能會(huì)稍顯不足。為了幫助客戶解決這些挑戰(zhàn)和簡(jiǎn)化設(shè)計(jì)，Altera合Enpirion之力開(kāi)發(fā)出使用方便、高效、全面的電源解決方案。

據(jù)了解，由于Enpirion的PowerSoC DC-DC電源轉(zhuǎn)換器整合了控制器、高頻功率場(chǎng)效電晶體以及數(shù)個(gè)電感器，不僅可滿足FPGA電源動(dòng)態(tài)表現(xiàn)需求，還在系統(tǒng)方面具有很多優(yōu)勢(shì)，如引腳布局減小50%，功耗降低35%，由于控制環(huán)帶來(lái)的優(yōu)異的瞬變性能，F(xiàn)PGA去耦合體電容的使用減少了50%;具有低噪聲和低紋波的優(yōu)勢(shì)，可以高效地為收發(fā)器和PLL供電。另外它還在減少元器件數(shù)量的同時(shí)，提高了系統(tǒng)的可靠性，降低了生命周期成本。Mark Davidson表示，通過(guò)這一方案，客戶的設(shè)計(jì)流程可從原來(lái)分列式的18步減少至6步，而有了PowerSoC的參考設(shè)計(jì)流程以后，甚至可以從6步減少到3步。

“Cyclone V SoC FPGA具備Enpirion電源的套件已開(kāi)始提供，其他V系列產(chǎn)品電源套件將會(huì)在2014年上半年提供。”Mark Davidson進(jìn)一步提到，“28nmFPGA會(huì)利用原來(lái)的一些參考設(shè)計(jì)，但像20nm和14nmFPGA將采用全新的電源優(yōu)化系統(tǒng)。”

對(duì)于被收購(gòu)后Enpirion未來(lái)產(chǎn)品是否僅支持Altera的FPGA產(chǎn)品這一問(wèn)題，Mark Davidson明確表示，作為獨(dú)立部門，加入Altera后Enpirion推出的電源產(chǎn)品仍將支持Altera以外的客戶，而且其后續(xù)的產(chǎn)品開(kāi)發(fā)也并不僅僅局限于支持FPGA產(chǎn)品。

縱向創(chuàng)新求同存異

賽靈思此次推出的Virtex VU440 UltraScale器件將業(yè)界最大容量器件的容量翻番，達(dá)到440萬(wàn)個(gè)邏輯單元。

而賽靈思走的是縱向創(chuàng)新的路子。繼2013年7月宣布行業(yè)首款20nm器件投片的同時(shí)，也宣布20nm的All Programmable器件采用行業(yè)首個(gè)ASIC級(jí)架構(gòu)UlstraScale，從而將應(yīng)用拓展到上百億美元的ASIC/ASSP和嵌入式市場(chǎng)領(lǐng)域。2013年11月其中一款器件首個(gè)發(fā)貨，并同時(shí)擁有唯一SoC增強(qiáng)型設(shè)計(jì)套件Vivado和UltraFast設(shè)計(jì)方法的支持，提供了可媲美ASIC級(jí)的性能優(yōu)勢(shì)。

此外，賽靈思還宣布了一項(xiàng)新紀(jì)錄。Xilinx全球副總裁、亞太區(qū)執(zhí)行總裁湯立人稱，作為UltraScale產(chǎn)品系列之一，賽靈思此次推出的Virtex VU440 UltraScale器件將業(yè)界最大容量器件的容量翻番，達(dá)到440萬(wàn)個(gè)邏輯單元，讓賽靈思在器件密度方面的優(yōu)勢(shì)從28nm的2倍提升到20nm的4倍，容量超過(guò)了所有其他任何可編程器件。

湯立人表示，ASIC級(jí)UltraScale架構(gòu)在布線、類似ASIC的時(shí)鐘分布、增加CLB邏輯以及針對(duì)關(guān)鍵路徑優(yōu)化的重要模塊級(jí)創(chuàng)新等方面具有明顯的優(yōu)勢(shì)，不僅可以解決系統(tǒng)總吞吐量擴(kuò)展和時(shí)延方面的局限性，而且還能直接突破高級(jí)節(jié)點(diǎn)上的頭號(hào)系統(tǒng)性能瓶頸即互聯(lián)問(wèn)題。這些增強(qiáng)功能可以滿足客戶在海量數(shù)據(jù)流、I/O帶寬以及實(shí)時(shí)數(shù)據(jù)包、DSP和圖像處理等方面更高性能設(shè)計(jì)的要求。

“賽靈思后續(xù)還將推出采用臺(tái)積電16nm FinFET工藝技術(shù)的Virtex UltraScale器件，進(jìn)一步提升系統(tǒng)集成度和系統(tǒng)級(jí)單位功耗性能，以滿足高端FPGA需求。”湯立人指出的賽靈思未來(lái)規(guī)劃可謂步步為“贏”。

打造成功的UltraScale器件并不是“一個(gè)人在戰(zhàn)斗”，賽靈思還定義了一套All Programmable設(shè)計(jì)方法—UlstraScale設(shè)計(jì)方法。該方法涵蓋最佳實(shí)踐以及一系列項(xiàng)目規(guī)劃、開(kāi)發(fā)板布局和器件規(guī)劃的項(xiàng)目表，同時(shí)能應(yīng)對(duì)設(shè)計(jì)創(chuàng)建、實(shí)現(xiàn)和配置調(diào)試等諸多挑戰(zhàn)。“UlstraScale ASIC級(jí)的架構(gòu)、Vivado設(shè)計(jì)工具、再加上UlstraFast設(shè)計(jì)方法三者的統(tǒng)一才實(shí)現(xiàn)了ASIC級(jí)的優(yōu)勢(shì)。”湯立人指出。

未來(lái)加速縱橫融合

FPGA大廠將借助橫向整合和縱向創(chuàng)新之力，加快融合，形成功能性能更強(qiáng)大的產(chǎn)品。

可以說(shuō)FPGA“麻雀雖小，卻五臟俱全”。隨著產(chǎn)品自身升級(jí)與應(yīng)用需求的雙重驅(qū)動(dòng)，F(xiàn)PGA未來(lái)仍將不斷向以下幾個(gè)方向發(fā)展：一是高密度、高速度、寬頻帶，二是低電壓、低功耗，三是低成本、低價(jià)格，四是系統(tǒng)集成，五是動(dòng)態(tài)可重構(gòu)及單片集群。這些發(fā)展方向并不相互排斥，甚至可以并駕齊驅(qū)，F(xiàn)PGA大廠也將借助橫向整合和縱向創(chuàng)新之力，加快融合上述發(fā)展方向的特點(diǎn)，形成功能性能更強(qiáng)大的產(chǎn)品。

“在縱向創(chuàng)新方面還有很多創(chuàng)新機(jī)會(huì)，除了增加模數(shù)IC之外，其實(shí)還可以增加更多的功能。未來(lái)Altera甚至可能會(huì)利用Enpirion公司在電源方面的技術(shù)，將電源模塊集成進(jìn)FPGA內(nèi)部，從而簡(jiǎn)化FPGA系統(tǒng)開(kāi)發(fā)過(guò)程。”Mark Davidson表示，“另外，在縱向創(chuàng)新的同時(shí)也需要橫向創(chuàng)新，因?yàn)楝F(xiàn)在電源設(shè)計(jì)變得越來(lái)越困難，在設(shè)計(jì)FPGA的時(shí)候要考慮到電源設(shè)計(jì)，或者在設(shè)計(jì)電源的時(shí)候也要考慮到FPGA的設(shè)計(jì)，Altera也將在縱向和橫向方面不斷加強(qiáng)創(chuàng)新。”

而這些創(chuàng)新付諸實(shí)踐還得仰仗“軟件平臺(tái)”的力量，因FPGA上市時(shí)間和成本很大程度上取決于開(kāi)發(fā)人員如何運(yùn)用工具解決新一代復(fù)雜性問(wèn)題。從FPGA到All Programmalbe，從以前的單工藝節(jié)點(diǎn)發(fā)展到多種工藝共存，三大產(chǎn)品系列（FPGA、SoC、3D IC）共同發(fā)展，系統(tǒng)的復(fù)雜程度增加了幾十倍，但是需要在同樣的時(shí)間甚至更短的時(shí)間內(nèi)完成開(kāi)發(fā)的工作，軟件開(kāi)發(fā)平臺(tái)越來(lái)越重要。賽靈思定義的一套All Programmable設(shè)計(jì)方法—UlstraScale設(shè)計(jì)方法算是應(yīng)時(shí)之舉，也因?yàn)橘愳`思在軟件工具平臺(tái)上的努力，讓基于FPGA產(chǎn)品的軟硬件協(xié)同設(shè)計(jì)成為可能，激發(fā)FPGA潛力的無(wú)限釋放。