摘要

本文介紹了運(yùn)放電路共模抑制比CMRR的概念，分為運(yùn)放器件自身的CMRR，還有與外部電阻搭配在一起時(shí)，整體電路的CMRR計(jì)算方法。目的是為了反映出運(yùn)放器件自身的CMRR值是如何影響最終整體電路的CMRR值，還有以差分放大電路為例，闡述外部的電阻匹配程度對(duì)整體電路CMRR影響的程度。

很多用戶對(duì)運(yùn)放器件自身的CMRR值比較在意，實(shí)際上在外部電阻精度只有1%或者更差時(shí)，運(yùn)放器件自身CMRR值對(duì)電路整體CMRR值的降低程度已經(jīng)可以忽略不計(jì)了。文中還以仿真軟件為例，運(yùn)用CMRR定義的方法來測(cè)試電路整體的CMRR，得出本文介紹的計(jì)算方法與實(shí)測(cè)值非常吻合的結(jié)論。此方法對(duì)實(shí)際電路的測(cè)試非常具有指導(dǎo)意義，可以比較準(zhǔn)確測(cè)量電路的CMRR值。

引言

在選型運(yùn)算放大器時(shí)，不少工程師朋友片面追求運(yùn)放器件自身的CMRR參數(shù)，而忽視了電路整體的CMRR。

電路整體的CMRR受外部選用的電阻的精度影響更大，比如在標(biāo)準(zhǔn)差分放大電路里，運(yùn)放自身的CMRR參數(shù)為100dB，電路增益為10倍時(shí)，如果選用1%精度的電阻，電路整體的CMRR只有48dB，即便選用昂貴的0.1%精度的電阻，電路整體的CMRR也只能達(dá)到68dB，都遠(yuǎn)低于運(yùn)放器件自身的CMRR參數(shù)。

本文檔通過理論計(jì)算和仿真證明所提供的計(jì)算方法非常準(zhǔn)確有效，可以幫助設(shè)計(jì)者快速了解電路的整體CMRR水平。

共模抑制比CMRR的定義

共模抑制比，定義為電路中差模增益與共模增益的比值，其公式如下：

一般用對(duì)數(shù)形式來表述，定義為

共模電壓與差模電壓接入電路示意圖見 Figure 1：

Figure 1共模電壓與差模電壓示意圖

對(duì)于運(yùn)放器件自身來說，簡(jiǎn)化等效模型下，其兩個(gè)輸入端的電壓差與輸出電壓存在以下關(guān)系：

Vp是同相輸入端電壓，Vn是反相輸入端電壓，CMRROPA是運(yùn)放器件自身共模抑制比。

AOL是運(yùn)放的開環(huán)增益,Vos是運(yùn)放的失調(diào)電壓。

差分放大電路的共模抑制比

CMRR計(jì)算方法

非理想運(yùn)放由于共模抑制比CMRR有限，低頻處CMRR值一般有80dB以上，再加上外部4個(gè)電阻的誤差，差分放大電路整體的CMRR值會(huì)下降。典型的差分放大電路圖如 Figure 2：

Figure 2典型的差分放大電路圖

根據(jù)共模抑制比CMRR的定義，計(jì)算使用非理想運(yùn)放差分放大電路的CMRR值，分為三步，第一步先計(jì)算

第二步再計(jì)算

第三步計(jì)算

1)計(jì)算電路整體Acm_total

Figure 3對(duì)共模電壓的差分放大電路圖

根據(jù)公式( 2-1)，有

經(jīng)過一系列合并同類項(xiàng)和化簡(jiǎn)后，得出：

此公式可以用于準(zhǔn)確計(jì)算輸入Vcm下輸出的電壓。

2)計(jì)算電路整體Adm_total

Figure 4對(duì)差模電壓的差分放大電路圖

根據(jù)公式( 2-1)，有

經(jīng)過一系列合并同類項(xiàng)和化簡(jiǎn)后，得出：

此公式可以用于準(zhǔn)確計(jì)算輸入Vdm下輸出的電壓。

3)計(jì)算電路整體CMRRtotal

4)計(jì)算由電阻值誤差引起的CMRRtotal

為了方便使用市面上常用的電阻值誤差百分比來計(jì)算，

設(shè) R1=G×R×(1+K),R2=R×(1-K)，R3=R×(1+K) ，R4=G×R×(1-K) ，

此時(shí)由4個(gè)電阻引起的不平衡程度是最大的。

其中G是理論上差分放大電路的增益,K是電阻的精度。

Figure 5變更后對(duì)共模電壓的差分放大器電路圖

把 R1、R2、R3、R4 代入公式(3-5)，并且經(jīng)過一系列合并同類項(xiàng)和化簡(jiǎn)得，

其中，CMRROPA是運(yùn)放器件自身給出的共模抑制比值，G是電路的理論增益，K是電阻的精度。

下表給出差分放大電路常見增益、電阻精度得出的CMRR值。假設(shè)運(yùn)放自身CMRR =100dB。

從上表的數(shù)據(jù)可知，差分放大電路整體的CMRRtotal更多是外部4個(gè)電阻的精度來決定的，運(yùn)放器件自身的CMRR值遠(yuǎn)遠(yuǎn)大于電路整體的值，所以一味的追求運(yùn)放高CMRR值，而忽視了外部電阻網(wǎng)絡(luò)精度帶來的影響是不正確的。

5)計(jì)算任意輸入電壓下的輸出電壓?(本節(jié)內(nèi)容與CMRR計(jì)算無關(guān)，僅為展示計(jì)算Vout )

Figure 6對(duì)不同輸入電壓的差分放大電路圖

根據(jù)公式( 2-1)，得出：

其中AOL是運(yùn)放的開環(huán)增益CMRROPA是運(yùn)放器件自身的共模抑制比,Vos是運(yùn)放的失調(diào)電壓。

此公式可以用于準(zhǔn)確計(jì)算兩個(gè)輸入電壓V1、V2下輸出的電壓。

仿真驗(yàn)證

舉例驗(yàn)證 Figure 7 電路中，G= 10，k=1%，電路整體的CMRR值。

1)理論計(jì)算電路的共模抑制比CMRRtotal

根據(jù)公式 (3-6)，計(jì)算CMRRtotal

對(duì)數(shù)形式為

2)仿真驗(yàn)證電路的共模抑制比CMRRtotal

仿真軟件中設(shè)置Vos=3mV，AOL=200k，CMRROPA=100dB

輸入Vcm=1V ，Vout=-70.741mV仿真結(jié)果

Figure 7驗(yàn)證電路輸入Vcm=1V時(shí)的輸出電壓

輸入Vcm=11v，仿真結(jié)果Vout=-442.08mV

Figure 8驗(yàn)證電路輸入 Vcm=11V時(shí)的輸出電壓

所以實(shí)測(cè)

對(duì)數(shù)形式為

輸入Vdm=10mV ，仿真結(jié)果Vout=68.222mV

Figure 9驗(yàn)證電路輸入Vdm=10mV 時(shí)的輸出電壓

輸入Vdm=20mV ，仿真結(jié)果Vout=170.05mV

Figure 10驗(yàn)證電路輸入Vdm=20mV 時(shí)的輸出電壓

所以實(shí)測(cè)

對(duì)數(shù)形式為

實(shí)測(cè)

對(duì)數(shù)形式為

???

結(jié)論

通過對(duì)比CMRRtotal理論計(jì)算值(48.76dB)與仿真軟件實(shí)測(cè)值(48.79dB)可知，本文檔的計(jì)算方法非常準(zhǔn)確有效，可以在短時(shí)間內(nèi)幫助設(shè)計(jì)者了解電路的 CMRRtotal水平。